This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

09 日本国特許庁 (JP)

① 特許出願公開

⑩公開特許公報(A)

昭59—201527

60Int. Cl.3 H 03 K 19/21 19/094 識別記号

庁内整理番号 8124-5 J 7631-5 J

43公開 昭和59年(1984)11月15日

発明の数 審査請求 未請求

(全 7 頁)

の排他的オアまたは排他的ノアゲート

即特

昭59—74820 瓩

22出

昭59(1984) 4月13日

優先権主張 ②1983年 4 月15日③欧州特許機

橙(EP)(3)83103653.8

70発明者

アルノルト・ウーレンホフ

ドイツ連邦共和国7830エメンデ

インゲン・ホヘルデルリンシユ トラーセ33

の出 随 人

アイティーティー・インダスト リーズ・インコーポレーテッド アメリカ合衆国ニユーヨーク州 10022ニューヨーク・パーク・

アヴエニユー320

個代 理 人 弁理士 鈴江武彦

外2名

細

1. 発明の名称

排他的オアまたは排他的ノアゲート

2. 特許請求の範囲

(1) 相補型金属 - 酸化物 - 半導体 (CMOS) 技 術によって構成され、

第1の入力端子の第1のサプ入力端子および それと関連する第2のサプ入力端子を備え、そ れら2個のサプ入力端子にデジタル信号の1つ がそれぞれ非反転形式および反転形式で供給さ れ、また第2の入力端子を備え、それに他のデ ジタル信号が非反転形式で供給され、

第1乃至第4のトランジスタを具備し、

第1のトランジスタは一方の導電型であって、 そのゲートは排他的オアの場合には前記第1の サプ入力端子に、排他的ノアの場合には第2の ップ入力端子に接続され、

第2のトランシスタはそのゲートが掛他的オ アの場合には前記第2のサプ入力端子に、排他 的ノアの場合には前記第1のサプ入力端子に接 绕され、

第3のトランジスタは他方の遊覧型であって、 そのゲートは前記数2の入力端子に接続され、

第4のトランジスタは前記一方の将電型であ **b**、

これら 4 個のトランジスタのチャンネルのー 雄はゲート回路の出力端子に接続され、

第2のトランジスタのチャンネルの出力端子 と接続されていない側のチャンネル端子は第2 の入力端子に接続され、第3のトランジスタの 対応するチャンネル端子は第1の入力端子のサ プ入力端子の一方に接続されている排他的オア (EXOR) または排他的ノア (EXNOR) ゲートとして 構成された回路において、

第2のトランジスタは前記他方の導電型であ

第4のトランジスタのゲートは前記第2の入 力端子に接続され、第4のトランジスタの出力 端子と接続されていない側のチャンネル端子は 排他的オアの場合には第1のサプ入力端子に接 . 続され、排他的ノアの場合には第2のサプ入力 端子に接続され、

第1のトランジスタのゲートは第4のトランジスタの出力端子と接続されていない側のチャンネル端子に接続されていない側のチャンがスタの出力端子に接続されていない側のチャネル端子は第2の入力端子に接続されていない側のチャンスタの出力端子に接続されていない側のチャンオル端子は排他的オアの場合には前記第2のサプ入力端子に接続されていることを特徴とする回路。

(2) 加算されるべき第1の信号用の2個のサプ入力端子より成る第1の入力端子および加算されるべき第2の信号用の第2の入力端子と非反転キャリ入力端子とを具備した CMOS 全加算器 段として動作する回路であって、

加算されるべき第1の信号は排他的オアゲートとして構成された第1の排他的ゲートの第1のサプ入力端子および第2のサプ入力端子に非反転形式および反転形式でそれぞれ供給され、

金属・設化物・半導体 (CMOS) 技術によって構成された排他的オアまたは排他的ノアゲートであって、

第1の入力端子の第1のサプ入力端子および それと関連する第2のサプ入力端子を備え、それら2個のサプ入力端子にデジタル信号の1つがそれぞれ非反転形式および反転形式で供給され、また第2の入力端子を備え、それに他のデジタル信号が非反転形式で供給され、

第1乃至第4のトランジスタを具備し、

第1のトランジスタは一方の導電型であって、 そのゲートは排他的オアの場合には前記第1の サプ入力端子に、排他的ノアの場合には第2の サプ人 5 端子に接続され、

第2のトランジスタは前記他方の導電型であって、そのゲートが排他的オアの場合には前記 第2のサプ入力端子に、排他的ノアの場合には 前記第1のサプ入力端子に接続され、

第3のトランシスタは他方の導電型であって、 そのケートは前記第2の入力端子に接続され、 加算されるべき第2の信号は排他的ゲートの第 2の入力端子に供給され、

第2の排他的ゲートの第1のサプ入力端子は 第1の排他的ゲートの出力端子に接続され、キャリ入力端子は第2の排他的ゲートの第2の入 力端子およびクロックドインバータの信号入力 端子に接続され、

第1の排他的ゲートの出力端子は、スタティックインパータの入力端子と、クロックドインパータの第1のクロック入力端子と、伝送ゲートの第1のクロック入力端子とに接続され、伝送ゲートの第2のクロック入力端子はクロックドインパータの第2のクロック入力端子と共にスタティックインパータの出力端子に接続され、

クロックドインパータの出力端子はキャリ出力端子であり、第2の排他的ゲートの出力端子 は加算出力端子であり、

伝送ゲートのスイッチング路は第2のサブ人 力端子とキャリ出力端子との間に接続され、

前記第1および第2の掛地的ゲートは相補型

第4のトランジスタは前記一方の導電型であ り、

これら4個のトランジスタのチャンネルの一 雌はゲート回路の出力端子に接続され、

第2のトランジスタのチャンネルの出力強子と接続されていない関のチャンネル端子は第2の入力端子に接続され、第3のトランジスタの対応するチャンネル端子は第1の入力端子のサブ入力端子の一方に接続されており、

第4のトランジスタのゲートは前配第2の人力端子に接続され、第4のトランジスタの出力端子と接続されていない側のチャンネル端子は排他的オアの場合には第1のサプ入力端子に接続され、排他的ノアの場合には第2のサプ入力端子に接続され、

第1のトランジスタのゲートは第4のトランジスタの出力端子と接続されていない側のチャンネル端子に接続され、第1のトランジスタの出力端子に接続されていない側のチャンネル端子は第2の入力端子に接続され、第3のトラン

ジスタの出力 始子に接続されていない 側のチャンネル端子は排他的オアの場合には前記第2のサプ入力端子に接続されていることを特徴とする回路。

- (3) 第2の排他的ゲートが排他的オアゲートである特許請求の範囲第2項記載の回路。
- (4) 第2の排他的ゲートが排他的ノアゲートである特許請求の範囲第2項記載の回路。
- (5) 第2の排他的ゲートが排他的オアゲートである回路と第2の排他的ゲートが排他的ノアゲートである回路とがキャリ入力からキャリ出力への経路に対して交互に直列に接続されている特許請求の範囲第2項記載の回路。

3. 発明の詳細な説明

〔発明の技術分野〕

本発明は、相補型金属-酸化物-半導体 (CMOS)技術を使用して構成された排他的オアおよび排他的ノ ゲートに関するものであり、それらのゲートはそれぞれ"EXOR"および"EXON"と略称されている。

の出力端子に接続され、第2のトランツスタのチャンネルの出力端子と接続されて、接続されて接続されて、第3のトランツスタの対応するチャンネル端子は第2の入力端子の一方に接続される。 は第1の入力端子のサナスが排他的ノアゲートはれてれたれたれてが、かり、およびが開いた。 は細報りを2165160C2号 許公報りを2165160C2号 許公報りを2165160C2号 許公報りを2165160C2号 許公報りを2165160C2号 かいたれたれたがある。従来技術におり、名の かいたれたれたのよりに かいたれたれたのよりに がのたれたれたのよりに がのたれたれたのよりに がのたれたれたのよりに がのたれたれたないる。 になる。 になるのようの になるのようの には になる。 になるのようの には になる。 にな

〔発明の概要〕

本発明の目的は従来技術による装置に比較して必要なトランジスタの数がかなくてすむ EXOR または EXNOR を提供することであり、またそのような EXOR および EXNOR を使用した CMOS 全加算器段を提供することである。

(発明の技術的背景)

相補型金属 - 酸化物 - 半導体 (CMOS)技術によ って構成され、第1の入力端子の第1のサプ入 力端子およびそれと関連する第2のサプ入力端 子を備え、それら2個のサブ入力端子にデジタ ル信号の1つがそれぞれ非反転形式および反転 形式で供給され、また第2の入力端子を備え、 それに他のデジタル信号が非反転形式で供給さ れ、第1乃至第4のトランジスタを具備し、第 1のトランジスタは一方の導電型であって、そ のゲートは排他的オンの場合には前記第1のサ ナ入力端子に、排他的ノアの場合には第2のサ **プ入力端子に接続され、第2のトランジスタは** そのゲートか排他的オアの場合には前記第2の サプ入力端子に、排他的ノアの場合には前記第 1 のサプ入力端子に接続され、第3のトランジ スタは他方の導電型であって、そのゲートは前 記第2の入力端子に接続され、第4のトランジ スタは前記一方の導電型であり、これら4個の トランパスタのチャンネルの一端はゲート回路

本発明によって超成される従来技術の装置よりすぐれている効果は各 EXOR 或は EXNORに対して 4 個のトランジスタしか必要でないことである。それ故半導体チップ上の所要面積は 5 分の1 だけ節波される。本発明によればまた直流電源電圧端子に対する必要性を無くすることができる。それ故本発明による EXOR および EXNOR は電源電圧導線の位置に関係なく半導体チップ内で使用されることができる。

〔発明の実施例〕

以下添付図面を参照に詳細に説明する。

まず第1図および第2図によって本発明と従来技術の装置との差異について説明する。 EXOR および EXNOR は4個のトランシスタ t 1 , t 2 , t 3 , t 4 により构成され、その中の2個のトランシスタ t 1 , t 4 は一方の非電型であり(第1図においてはそれらは p チャンネル装置と仮定する。カッコ中の文字 n はそれらが n チャンネル装置であってもよいことを示している。)他の2個のトランシスタ t 2 , t 3 は他方の導

時間昭59-201527 (4)

電型である(すなわちnチャンネル装置であり、カッコ中の文字pはp排電型でもよいことを示している)。したがって、本発明はその特徴の一つとして従来技術において一方の導電型であった第2のトランジスタ t 2 は他方の導電型であることで従来技術と異なっている。

本発明の別の特徴によれば従来技術の装置と 異なって第4のトランジスタ t 4 のゲートは第 1 のサプ入力端子 x にではなく、第2の入力端子 y に接続されている。さらにトランジスタ t 4 のチャンネルの出力端子に結合されない端子は EXORの場合には第1のサプ入力端子 x に、 そして EXNOR の場合には第2のサプ入力端子 x に に接続され、従来技術における装置のように第 2 の入力端子 y に接続されることはない。

本発明のさらに別の特征によれば第1のトランジスタ・1のケートは、従来技術の装置のように第4のトランジスタ・4のケートに接続されるのではなく、第4のトランジスタ・4のチャンネルの前記端子(サア入力端子に接続され

乃至弟 4 図で使用された論理記号においては、 この特性は 2 個のサプ入力端子×と〒の間隔をサプ入力端子×または〒と第 2 の入力端子ッとの間隔よりも接近させて図示することによって示されている。

4個のトランジスタも1…・44の全てのチャンネルはこのゲート回路の出力増子をに接続されている。一方の導電型である第1のトラングスタも1のゲートは前述のように EXNORの場合には第1のサプ入力増子を に接続され、 EXNORの場合には第2のサプ入力増子を に接続されている。他方のみは EXORの場合には第2のサプスタ は EXORの場合には第1のサプトは EXORの場合には第1のサプトは EXORの場合には第1のサプトは EXORの場合には 第1のサプトは、 EXORの場合および EXNORの場合に共に第2の入力端子 と に 接続されている。

第1および第2のトランジスタも1,t2の

る端子)に接続される。第1のトランジスタ ・1の出力端子と接続されない側のチャンネル 端子は、従来技術の装置のように前述の第5の トランジスタのゲート・ソース路を適るのでは なく、直接第2の入力端子yに接続される。 EXORの場合には第3のトランジスタ & 3 の出力 端子に接続されない側のチャンネル端子は、従 来技術の装置のように第1のサプ入力端子では なく第2のサプ入力端子×に接続される。

出力端子に接続されていない側のチャンネル端子は第2の入力端子yに接続され、一方第3のトランジスタも3の対応するチャンネル端子はEXORの場合には第2のサプ入力端子ェに接続され、EXNORの場合には第1のサプ入力端子ェに接続され、EXNORの場合には第1のサプ入力端子ェに接続され、EXNORの場合には第2のサプ入力端子ェに接続されている。

時間昭59-201527(6)

り信号を受け、キャリ出力端子 caは非反転キャリ 信号を出力する。

以下説明する2個の全加算器段は、第3図に 示す段が本発明による2個の EXOR xl および x2を使用し、一方第 4 図に示す良は第 3 図のも のの EXOR x2 が EXNOR xn によって置き換えられ ている点で相違している。第1の EXOR x1 の入 力端子はまたそれぞれの全加算器段の入力端子 であるから、この全加算器段の第1の入力端子 もまた2個のサナ入力端子 x'および z'に分けら れている。一方第2の入力端子がは分けられて いない。これら2つの入力端子は EXNOR の第1 および第2のサプ入力端子×および、のそれぞ れと同一であるから、加算されるべき第1の信 号は非反転および反転形式でそれぞれ与えられ なければならない。一方加算されるべき第2の 信号は非反転形式で第2の入力端子y'に供給さ れなければならない。

第2の EXOR x2 (第3図) および EXNOR xn (第4図)の第1のサプ入力端子x は第1の

ジスタは他方の導電型、すなわちnチャンネル 装置である。

伝送ゲート tg のスイッチング路は第3図の場合には第2のサプ入力端子 x'とキャリ出力端子でとの間に接続され、第4図の場合には第1のサプ入力端子 x'または第2の入力端子 y'(これは図では破線で示されている)とキャリ出力端子 ca との間に接続されている。第3図においては第2の EXOR x2 の出力端子は加算出力端子は EXNOR xn の出力端子である。

第 5 図および第 6 図はそれぞれ第 3 図および 第 4 図の装置の詳細な回路図を示している。 EXOR x1. x2, EXNOR xn において個々のトラン シスタについてのお照符号は図を簡明にするた めに省略されている。回路は相互接続および入 刀についての表示から充分に明瞭であるからそ のような診照符号は不要と考える。第 5 図およ び第 6 図において、クロックドインパータ ti は 値列に接続された 4 個のトランジスタより構 EXOR x1 の出力増子に接続され、一方キャリ入力増子 ci (第3図) および ci (第4図) はそれぞれ第2の EXOR x2 および EXNOR xnの第2の入力増子 y に接続される。キャリ入力増子 ci および ci はクロックドインパータ ti を経由してキャリ出力増子 ca (第4図) にそれぞれ接続されている。

第1のEXOR x1の出力増子はまたスタティックインパータ siの入力増子と、クロックドインパータ tiの第1クロック入力増子と、および伝統 ウート tgの第1のクロック入力増子とに接続 スクロックス力増子とに接続 スクロックスカ増子とに接続 スクロックドインパータ tiの第2のクロック スクロックドインパータ siの第2のクロック 入力増子に接続されている。第1 図がよりで表力増子に接続されている。第1 図がよりで表示ではないであってないないである。第1 図がよりで表示では低いであってないないである。第1 図が第4 図がれている。第1 図が第4 図がまり、右側のトランジスタは前記一方の第型、ナなわち p チャンネル装置であり、右側のトランシスタは前記一方のあったっと

スタティックインパータ *1 もまた電源 u および接地点に接続され、それは通常のように互に反対導電型の 2 個のトランジスタによって構成され、それらトランジスタのチャンネルは近列に電源 u と接地点との間に接続されている。伝送ゲート tg は通常のように互に反対導電型の 2 個のトランジスタにより構成され、それらトランジスタのチャンネルは並列に接続されている。

図から明らかなように知る図および乳6図の

時間昭59-201527(8)

2 個の全加算器段のそれぞれは 1 6 個のトランジスタによって構成され、それらの半数のものは一方の導電型であり、残りの半数のものは他方の導電型である。すなわちこの回路はそれぞれの導電型のトランジスタを同数使用している。

もしも第5図に示す全加算器段と第6図に示す全加算器段とがキャリ信号路に関して直列に接続され、第6図の回路が第5図の回路に続き、以下交互に接続されるならば各段のキャリ信号路が唯1個のインペータしか含まない CMOS並列加算器を得ることができる。したがってそのような全加算器はいわゆるリップル・キャリ(ripple-earry)加算器を構成し、特に迅速なキャリ発生時間を有する全加算器が得られる。

第 1 図および第 2 図は本発明の1 実施例のEXOR および EXNOR の回路図を示し、第 3 図および第 4 図は本発明を使用した第 1 および第 2 のC 10S 全加算器段の回路の概略図を示し、第 5 図

および第6図は第3図および第4図の回路の詳

4.図面の簡単な説明

細な回路図を示す。

t 1 , t 2 , t 3 , t 4 …トランジスタ、 x … 第 1 のサプ入力端子、 x … 第 2 のサプ入力端子、 x … 第 2 のサプ入力端子、 x 1 , x 2 … EXOR、 xn … EXNOR、 ti …クロックドインパータ、 si … スタティックインパータ 、 tg … 伝送ゲート、 ci , ci … キャリ入力端子、 ca , ca … キャリ出力端子、 a a … 加算出力端子、 u … 電源。

出颠人代理人 弁理士 鈴 江 武 彦











